、单片机操控模块、键盘、LED显现、D／A转化模块组成。采纳直接数字频率组成(DDFS)技能，用单片机操控的办法发生正弦波、方波、三角波和占空比可调的矩形波。该体系具有频率规模宽，步进小，起伏和频率的精度高级特色。

  传统的信号源规划常选用模仿分立元件或单片压控函数发生器MAX038，可发生正弦波、方波、三角波，并通过调整外部元件改动输出频率，但因为选用模仿器材。所用元件的分散性太大，即便运用单片函数发生器，也因参数与外部元件有关(外接的电阻电容对参数影响很大)，使频率安稳度较差．精度低，抗干扰才能低，本钱也高；何况其灵活性较差．而不可以完成多种波形以及波形运算输出等功能。

  在此，采纳直接数字频率组成(DDFS)技能，并运用单片机操控CPLD的办法。因为CPLD具有可编程重置特性，因此可以方便地改动操控办法或替换波形数据。而且简单易行，易于体系升级，一起具有极高的性价比。频率组成是将一个高安稳度和一个高精度的规范频率通过运算，发生相同安稳度和精度的很多离散频率技能，某些特定的程度上处理了既要频率安稳、准确，又要频率在较大规模内可变的对立。

  一个完好输出波形的周期、幅值都被次序地存放在RAM中。当RAM的地址改动时，DAC将该波形数据转化成电压波形，该电压波形的频率与RAM地址改动的速率成正比。DDFS发生器运用了相位累加技能，以操控波形在RAM中的地址。它用一个加法器替代计数器来发生RAM的次序地址。在每一个时钟周期，存储于相位递加寄存器(Phase Increment Register，PIR)中的常数都被加到相位累加器的当时成果上。相位累加器输出的最大有效位数被用来确认波形在RAM中的地址。通过改动PIR的常数，确认每个周期中的点数，而这些点数正是用来改动整个波形的频率。当一个新相位递加寄存器的(PIR)常数被存进寄存器中，波形的输出频率便随下一个时钟周期接连地改动相位。相位累加器将根据PIR中存储的常数来改动RAM的地址，若PIR数值很小(即频率较低)时，累加器便逐渐地通过每个RAM地址；当PIR的值较大时，相位累加器将跳动某些RAM地址。

  (1)DDFS的频率分辩率在相位累加器的位数N满足大时，理论上可以得到相应的分辩精度，这是传统办法难以完成的。

  (2)因为DDFS中不需要相位反应操控，频率树立及频率切换快，而且与频率分辩率、频谱纯度彼此独立，这一点显着优于PPL。

  (3)DDFs的相位差错首要依赖于时钟的相位特性，相位差错小。别的，DDFS的相位是接连改动的，构成的信号具有十分杰出的频谱，这是传统的直接频率组成办法没办法完成的。

  (4)DDFS的失真度除了遭到D／A转化器自身的噪声影响外，还与离散点数N和D／A字长有着亲近的联系。在高输出频率取样点数32和相应的量化级数256条件下，失线％)现已满足小了。